硬體規格 | CP81-MINI

CP8101 主晶片（資料表）

來源：CP8101 Datasheet v1.0.4，第 2–3、7、11–12 頁。數值為晶片資料，不代表 CP81-MINI 整板測試結果。

處理器32 位 RISC-V，最高 48 MHz

無線能力晶片支援 Bluetooth LE 5.3 與私有 2.4 GHz 協議；開發板 RF 實作待驗證

RF 頻段2,400–2,483.5 MHz（資料表表 3-5）

BLE 無線速率資料表列 1、2 Mbps 與 500、125 kbps；目前韌體可用模式及實際傳輸量待驗證

晶片低功耗參考資料表列睡眠 1 μA、BLE 連線維持 10 μA（1 秒連線間隔）；非開發板整板電流

射頻數值發射功率 -25 至 +12 dBm；1 Mbps 接收靈敏度典型 -98.2 dBm（0.1% BER，傳導測試）

記憶體16 KB SRAM、64 KB ROM、16 KB OTP、4 KB 指令快取；板上 Flash 容量待確認

周邊最多 15 GPIO；2 UART、2 SPI、1 I²C、QSPI；10 位元 ADC 與 AES-128 硬體模組

晶片供電與溫度VDD 建議 1.8–5.5 V，5.5 V 使用需軟體設定；工作溫度 -40 至 +105 °C。非開發板供電額定值

封裝／型號QFN20；資料表列 CP8101-QA23，實板料號待確認

接點名稱與實體順序依正反面照片背面絲印核對；UART、PWM、I²C、ADC、SPI 與電壓注意事項依 2026-09-21 新提供的 RD 引腳定義圖。板件正反面卡通描邊圖由 STEP V1.0.3 幾何衍生。

兩張圖都以 USB Type-C 朝上。正面為元件面；從背面看時，左右兩排會鏡像對調。下表的位置 1–9 是從 USB 端往下數的幾何位置，不是 JP1／JP2 的電路圖腳號。

手機可左右滑動查看完整腳位圖；點圖可開啟全尺寸版本。

圖中與下表依 RD 引腳定義圖完整列出各 GPIO 的 UART、PWM、I²C、ADC 與 SPI 複用功能。I²C 標示代表可用的複用功能，未指定 SDA／SCL 角色；實際角色及初始化方式由韌體配置。標有 5V I/O* 的 P8／P9 必須遵守下方設定與電壓限制。

以下內容依 2026-09-21 提供的 RD 截圖逐字整理；暫存器寫入與 5 V 操作應限定於對應硬體／SDK 版本，接線前先確認外接模組與電源。

若要讓擴充板供電模組輸出 5 V，須在程式最開始執行此設定。設定後只有 P8／P9 可輸出 5 V；其他 I/O 只能輸出 3.3 V。

*(volatile int*)0x40080124 = 0x1d;

需要使用 5 V 電壓進行 I²C 通訊時，只能使用 P8／P9；RD 資料明確標示 5 V I/O 僅有 P8／P9。

P0 上電時會有一次抖動。使用 P23 時，RD 指示需將 0x4008000C 的 bit[12] 清為 0。

*(volatile int *)(0x4008000C) &= ~(1<<12);

圖中 18 個孔位及板件外形取自 STEP；接點金屬色與正面晶片 Logo／CP8101 字樣為視覺呈現，背面的實際銅線與絲印不在 STEP 模型中。多工與電壓注意事項來自 RD 引腳定義圖，網站團隊尚未逐腳完成電性與韌體實測。

5V、3V3、GND 分別是 5 V 電源接點、3.3 V 電源接點與接地參考。RD 資料進一步指出 P8／P9 可在指定暫存器設定後作 5 V I/O，其他 GPIO 僅輸出 3.3 V；這不代表所有 GPIO 都可承受 5 V。可用電流、保護設計與供電方向仍需板級規格確認。

外接接點共 18 個，左右各 9 個；GPIO 複用功能依新提供的 RD 引腳定義圖

模型板外框STEP V1.0.3 的 Board 幾何範圍約 18 × 23.5 mm；實板尺寸待確認

板上 Flash、電源可用電流、保護設計、USB 與無線實作仍待新版板級規格與實板驗證