返回文件
更新日期: 2026-09-20
本篇只整理 CP8101 晶片資料表，不將晶片能力直接視為 CP81-MINI 開發板已接出、已啟用或已驗證的功能。來源為使用者提供的 CP8101 Datasheet v1.0.4。
核心、記憶體與無線（第 2–3、7 頁）
- 32 位 RISC-V 處理器，最高 48 MHz；16 KB SRAM、64 KB ROM、16 KB OTP 與 4 KB 指令快取。
- 晶片支援 Bluetooth LE 5.3 與私有 2.4 GHz 協議。資料表表 3-5 的 RF 頻率範圍是 2,400–2,483.5 MHz。
- 資料表列最高 15 GPIO、2 UART、2 SPI、1 I²C、QSPI、10 位元 ADC、AES-128 硬體模組及 QFN20 封裝。資料表型號表列 CP8101-QA23；開發板實裝型號待確認。
- Flash 容量暫不列為確定規格：第 2 頁寫「可選 256 KB 片外 Flash」，第 7 頁型號表則寫「2M FLASH」，未清楚註明單位及開發板實裝容量。
資料表條件（第 2、10–12 頁）
建議的晶片 VDD 範圍為 1.8–5.5 V，特點頁註明使用 5.5 V 前需軟體配置；晶片工作溫度範圍為 -40 至 +105 °C。這些值不是開發板電源輸入規格，也不表示可直接對外接排針施加 5.5 V。
RF 表列發射功率 -25 至 +12 dBm；1 Mbps、0.1% BER 條件下的接收靈敏度典型值為 -98.2 dBm。資料表指出 RF 指標在傳導模式測得；天線、PCB 與韌體會影響整板表現。特點頁另列休眠 1 μA、BLE 連線維持 10 μA（1 秒連線間隔）、Rx 峰值 4.5 mA @ DCDC（1 Mbps）、Tx 峰值 5.0 mA @ DCDC（0 dBm），都不應當成整板耗電。
QFN20 晶片 GPIO 多工（第 8–9 頁）
下表是晶片封裝腳位及資料表列出的功能；並非 CP81-MINI 排針上所有功能皆可用的保證。板上 JP1/JP2 I/O 標示另見規格頁，且需新版板級資料核對。
| GPIO | QFN20 腳號 | 資料表列出的替代功能 |
|---|---|---|
| P0 | 5 | PWM0 / SWD_TCLK |
| P1 | 6 | PWM1 / SWD_TMS |
| P2 | 7 | PWM2 |
| P4 | 8 | PWM4 |
| P5 | 9 | PWM5 / SPI_SCK |
| P6 | 10 | PWM6 / SPI_MOSI / ADC1 |
| P7 | 11 | PWM7 / SPI_MISO / ADC2 |
| P8 | 12 | PWM0 / SPI_NCS / UART0_Rx |
| P9 | 13 | PWM1 / SPI_SCK / UART0_Tx |
| P15 | 14 | ADC4 |
| P18 | 15 | PWM2 / SPI_MOSI |
| P19 | 16 | PWM3 / SPI_MISO / ADC6 |
| P20 | 17 | PWM4 / SPI_NCS |
| P21 | 18 | PWM5 |
| P23 | 19 | PWM7 / BUCK_EN |
仍需板級驗證
外接腳位的電氣額定值、RF 天線與認證、Flash 實裝容量、供電方式、韌體支援及燒錄流程，均需新版電路資料或實板驗證。先前提供的電路圖 V1.0.2 僅用於外接 JP1/JP2 I/O 標示；其餘電路已變更，不在本文引用。