CP8101 SoC データシート概要

この記事は CP8101 チップの資料をまとめたものです。チップの機能が CP81-MINI 基板で配線、使用、検証されていることを示すものではありません。出典はユーザー提供の CP8101 Datasheet v1.0.4 です。

コア、メモリー、無線（2–3、7 ページ）

• 32 ビット RISC-V プロセッサー、最大 48 MHz。16 KB SRAM、64 KB ROM、16 KB OTP、4 KB 命令キャッシュ。
• チップは Bluetooth LE 5.3 と独自 2.4 GHz プロトコルに対応。RF 表 3-5 の周波数範囲は 2,400–2,483.5 MHz。
• 最大 15 GPIO、UART ×2、SPI ×2、I²C ×1、QSPI、10 ビット ADC、AES-128 ハードウェア、QFN20 パッケージを記載。型番表には CP8101-QA23 があるが、基板実装型番は未確認。
• Flash 容量は未確定。2 ページにはオプションの 256 KB 外部 Flash、7 ページの型番表には単位が明確でない「2M FLASH」とあり、基板実装容量も不明。

資料の動作条件（2、10–12 ページ）

チップの推奨 VDD は 1.8–5.5 V。5.5 V での使用にはソフトウェア設定が必要と記載。チップの動作温度は -40 ～ +105 °C。これは基板の電源入力定格ではなく、ヘッダーに 5.5 V を直接印加できることも意味しません。

RF 表には送信出力 -25 ～ +12 dBm、1 Mbps・0.1% BER における受信感度代表値 -98.2 dBm とあります。RF 値は伝導測定であり、アンテナ、PCB、ファームウェアにより基板性能は変わります。特徴欄のスリープ 1 μA、接続間隔 1 秒での BLE 接続維持 10 μA、Rx ピーク 4.5 mA @ DCDC（1 Mbps）、Tx ピーク 5.0 mA @ DCDC（0 dBm）も基板全体の消費電流ではありません。

QFN20 チップ GPIO の多重機能（8–9 ページ）

以下はパッケージのピン番号とデータシート上の機能です。すべての機能が CP81-MINI ヘッダーから利用できる保証ではありません。基板の JP1/JP2 表記は仕様ページに分けて掲載し、現行基板での確認が必要です。

基板側での確認事項

ヘッダーの電気定格、RF アンテナと認証、実装 Flash、電源入力、ファームウェア対応、書き込み手順には新しい基板資料または実機検証が必要です。以前の回路図 V1.0.2 は外部 JP1/JP2 I/O 表記だけに使用し、変更された他の回路は参照しません。